Analyse comparative du traitement squentiel et du traitement simultan pour les flottants

Les additionneurs à virgule flottante sont difficiles à mettre en uvre sur des dispositifs reconfigurables en raison de la complexité de leur algorithme. Le travail proposé décrit la mise en uvre d'un additionneur à virgule flottante utilisant un traitement séquentiel et concurrent sur du matériel reconfigurable. La mise en uvre de l'additionneur à virgule flottante à l'aide du traitement séquentiel utilise moins de surface de puce, mais avec une augmentation significative du retard combinatoire et de la période d'horloge par rapport au traitement simultané. La mise en uvre de l'additionneur à virgule flottante par traitement simultané sur Virtex 4 consomme 7 % de la surface de la puce avec un retard combinatoire de 24,201 ns sans décalage et de 27,891 ns avec décalage, et la mise en uvre de l'additionneur à virgule flottante sur Spartan 2E par traitement simultané utilise 401 tranches avec un retard combinatoire de 56,679 ns et consomme 188 ns. 679nsec et consomme 188908 Kbytes de mémoire alors que l'implémentation sur Spartan 2E en utilisant le traitement séquentiel consomme 52% de la surface de la puce avec un délai combinatoire de 69.987nsec et cela implique que la vitesse d'horloge du traitement concurrent est plus élevée que le traitement séquentiel mais que la consommation de surface est également plus élevée.