Desenho de DPLL usando Tecnologia CMOS

As PLL funcionam ajustando continuamente um oscilador de tensão ou corrente para corresponder (bloquear) à fase e frequência de um sinal de entrada. Um circuito chamado comparador de fase faz com que o VCO procure e bloqueie na frequência desejada, que é definida através de um oscilador de tensão controlada. Quando a frequência do VCO difere da frequência de referência, o comparador de fase produz uma tensão de erro. O laço digital de fase bloqueado (DPLL) é um dos dispositivos mais importantes em quase todos os sistemas electrónicos. Este livro apresenta a concepção do DPLL utilizando tecnologia CMOS sub-micrónica de 45nm e implementado utilizando software de microvento 3.1. O software microvento 3.1 é utilizado para conceber e simular um circuito integrado ao nível da descrição física. O desempenho da DPLL é também observado para as diferentes frequências de entrada variáveis e o resultado é observado até à marca. O intervalo de bloqueio para a DPLL e o tempo de bloqueio também é observado como esperado.