Ny
bokomslag Implementação de USART usando Verilog com Cypress-II
Vetenskap & teknik

Implementação de USART usando Verilog com Cypress-II

Bathula Siva Kumar Reddy

Häftad

649:-

Funktionen begränsas av dina webbläsarinställningar (t.ex. privat läge).

Uppskattad leveranstid 7-12 arbetsdagar

Fri frakt för medlemmar vid köp för minst 249:-

  • 72 sidor
  • 2024
Um recetor/transmissor assíncrono síncrono universal (USART) é um bloco de hardware de computador que traduz dados entre formas paralelas e em série. A designação universal indica que o formato dos dados e as velocidades de transmissão são configuráveis e que os níveis reais de sinalização eléctrica são normalmente geridos por um circuito condutor especial externo à USART. Uma USART é normalmente um circuito integrado individual (ou parte de um) utilizado para comunicações em série através de uma porta série de um computador ou de um dispositivo periférico. Neste livro, a investigação abrangente é apresentada para uma implementação com base na leitura e estudo exaustivos de documentos e literatura associados nesta área de investigação. O livro responde às necessidades da comunidade de investigação e dos estudantes no domínio da conceção de sistemas VLSI e de sistemas integrados. O requisito para os leitores deste livro é estarem familiarizados com os conceitos básicos de Verilog, no entanto, os engenheiros de I & D da comunidade industrial que trabalham no grupo de Eletrónica também podem beneficiar deste livro como uma referência suplementar.

  • Författare: Bathula Siva Kumar Reddy
  • Format: Häftad
  • ISBN: 9786208283117
  • Språk: Portugisiska
  • Antal sidor: 72
  • Utgivningsdatum: 2024-11-01
  • Förlag: Edicoes Nosso Conhecimento