Instruktionskompression fr die synZEN Architektur

Diese Arbeit beschftig sich mit einer parallelen Prozessorarchitektur nach dem Multiple Instruction Multiple Data (MIMD) Prinzip. Es gibt mehrere Funktionseinheiten die simultan Befehle ausfhren knnen. Die Funktionseinheiten sind untereinander vernetzt, sodass Operanden eine Reihe von Funktionseinheiten durchlaufen knnen. Demzufolge gibt es mehrere Instruktionen (Befehlswrter) pro Takt - fr jede FU ein Befehlswort. Es handelt sich um das Very Long Instruktion Word (VLIW) Konzept. In dieser Arbeit wird ein Kompressionsverfahren fr diese Befehlswrter entwickelt. Dabei werden auf notwendige Modifikationen in Software und Hardware eingegangen. Zuerst wird der theoretische Entwurf diskutiert. Anschlieend wird eine Realisierung an der Beispiel Architektur implementiert, wobei der Nutzen dem Aufwand gegenbergestellt wird. Zuletzt wird im Ausblick auf weiterfhrende Mglichkeiten eingegangen.