Vetenskap & teknik
RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design
Stuart Sutherland
Häftad
2049:-
Uppskattad leveranstid 5-10 arbetsdagar
Fri frakt för medlemmar vid köp för minst 249:-
- Format: Häftad
- ISBN: 9781546776345
- Språk: Engelska
- Antal sidor: 488
- Utgivningsdatum: 2017-06-01
- Förlag: Createspace Independent Publishing Platform