bokomslag RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design
Vetenskap & teknik

RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design

Stuart Sutherland

Häftad

2049:-

Funktionen begränsas av dina webbläsarinställningar (t.ex. privat läge).

Uppskattad leveranstid 5-10 arbetsdagar

Fri frakt för medlemmar vid köp för minst 249:-

  • 488 sidor
  • 2017
  • Författare: Stuart Sutherland
  • Format: Häftad
  • ISBN: 9781546776345
  • Språk: Engelska
  • Antal sidor: 488
  • Utgivningsdatum: 2017-06-01
  • Förlag: Createspace Independent Publishing Platform