Zeitverhalten synchroner Schaltwerke

Bei immer hherer Integrationsdichte digitaler Schaltkreise gewinnt das Zeitverhalten der Signale eine immer strkere Bedeutung. Das Buch untersucht systematisch die Zeitablufe in digitalen, synchron getakteten Schaltwerken. Dazu sind die blichen graphischen Beschreibungsmittel zu einem hierarchischen Modellierungssystem erweitert. Der Schwerpunkt der Untersuchungen liegt auf der Wechselwirkung zwischen Taktversatz (clock skew) und der erreichbaren Taktfrequenz bei verschiedenen Schaltwerk-Konfigurationen. Das Buch spiegelt die Erfahrung der Autoren aus jahrzehntelanger Praxis beim Entwurf von digitalen Systemen wider und bringt die Flle kleiner Details und "Schaltungstricks", die sonst nur in den Kpfen weniger Schaltungskonstrukteure vorhanden ist, in eine systematische, lehrbare Form. Es existiert kein vergleichbares Werk, in welchem die Grundelemente so streng analysiert und definiert werden und andererseits die daraus gebildeten Systeme ("Schaltwerke") so umfassend dargestellt wurden, da sie als Basis fr neue Systeme dienen knnen. Angesprochen sind alle Hochschullehrer und Studenten sowie Informatiker und Ingenieure, die sich mit Schaltungsentwurf elektronischer Systeme und mit Rechnerarchitektur befassen.